ZipCPU/wb2axip

Puentes de bus y otros elementos varios

↗ Abrir en GitHub

Estrellas

704

Bifurcaciones

129

Lenguaje

Verilog

Licencia

—

Último push

hace 3 meses

Verilog gplv3 fpga xilinx axi-bus wishbone wishbone-bus xilinx-vivado

Aún no hay intel relacionado

Este repo no ha aparecido en ninguna de las fuentes que rastrea el radar. El recopilador funciona con un horario — vuelve cuando lo haya cubierto.