Redcrafter/verilog2factorio
@RedcrafterCe projet compile du Verilog (langage de description matérielle) en plans de construction pour Factorio.
Étoiles
828
Bifurcations
24
Langage
TypeScript
Licence
GPL-3.0
Dernier push
il y a 2 ans
Intel associée (0)
Aucune intel associée pour le moment
Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.