Aller au contenu principal
buildradar
Sign in
Sujet · verilog

verilog

Dépôts open source suivis étiquetés verilog, triés par étoiles.

Dépôts
53
Total d'étoiles
86 387
Étoiles en moyenne
1 630
Part
0,00%

Sujets qui apparaissent souvent aux côtés de verilog sur un même dépôt.

Ascensions récentes

Dépôts créés au cours des 90 derniers jours et étiquetés verilog.

Aucun nouveau dépôt étiqueté avec ce sujet au cours des 90 derniers jours.

  • logisim-evolution@logisim-evolution

    Outil de conception et simulateur de logique numérique.

    7 517+21Évolution des étoiles sur les 7 derniers jours
  • openwifi@open-sdr

    Conception FPGA (puce) open-source pour bande de base WiFi IEEE 802.11 : pilote et logiciel.

    4 779+3Évolution des étoiles sur les 7 derniers jours
  • chisel@chipsalliance

    Chisel : Un langage de conception matérielle moderne.

    4 773+9Évolution des étoiles sur les 7 derniers jours
  • verilator@verilator

    Simulateur SystemVerilog open-source et système de lint Verilator.

    3 891+6Évolution des étoiles sur les 7 derniers jours
  • VexRiscv@SpinalHDL

    Une implémentation CPU RISC-V 32 bits adaptée aux FPGA.

    3 239+7Évolution des étoiles sur les 7 derniers jours
  • OpenROAD@The-OpenROAD-Project

    Application unifiée d'OpenROAD implémentant un flux RTL-to-GDS. Documentation sur https://openroad.readthedocs.io/en/latest/

    3 050+18Évolution des étoiles sur les 7 derniers jours
  • darkriscv@darklife

    Cœur de processeur RISC-V open source implémenté en Verilog à partir de zéro en une nuit.

    2 602+1Évolution des étoiles sur les 7 derniers jours
  • cocotb@cocotb

    cocotb : vérification de puce (RTL) basée sur Python.

    2 487+1Évolution des étoiles sur les 7 derniers jours
  • neorv32@stnolting

    🖥️ Un petit CPU soft-core RISC-V 32 bits de classe MCU, personnalisable et extensible, ainsi qu'un SoC de type microcontrôleur écrit en VHDL indépendant de la plateforme.

    2 249+4Évolution des étoiles sur les 7 derniers jours
  • Architecture de microprocesseur GPGPU

    2 220+1Évolution des étoiles sur les 7 derniers jours
  • SpinalHDL@SpinalHDL

    HDL basé sur Scala.

    2 032+1Évolution des étoiles sur les 7 derniers jours
  • basic_verilog@pConst

    Modules Verilog et SystemVerilog indispensables

    2 017+2Évolution des étoiles sur les 7 derniers jours
  • hdl@analogdevicesinc

    Bibliothèques et projets HDL

    2 002+1Évolution des étoiles sur les 7 derniers jours
  • OpenLane@The-OpenROAD-Project

    OpenLane est un flux automatisé RTL vers GDSII basé sur plusieurs composants, dont OpenROAD, Yosys, Magic, Netgen, ainsi que des scripts méthodologiques personnalisés pour l'exploration et l'optimisation de la conception.

    1 927+8Évolution des étoiles sur les 7 derniers jours
  • icestudio@FPGAwars

    Éditeur visuel pour les cartes FPGA ouvertes.

    1 924+0Évolution des étoiles sur les 7 derniers jours
  • e203_hbirdv2@riscv-mcu

    Cœur RISC-V à ultra-basse consommation

    1 906+1Évolution des étoiles sur les 7 derniers jours
  • serv@olofk

    SERV - Le CPU RISC-V série

    1 878+2Évolution des étoiles sur les 7 derniers jours
  • xls@google

    XLS : Synthèse matérielle accélérée

    1 862+18Évolution des étoiles sur les 7 derniers jours
  • clash-compiler@clash-lang

    Compilateur Haskell vers VHDL/Verilog/SystemVerilog

    1 609+1Évolution des étoiles sur les 7 derniers jours
  • zipcpu@ZipCPU

    Un petit cœur de processeur RISC léger.

    1 579+2Évolution des étoiles sur les 7 derniers jours
  • fusesoc@olofk

    Gestionnaire de paquets et outil d'abstraction de build pour le développement FPGA/ASIC

    1 453+0Évolution des étoiles sur les 7 derniers jours
  • platformio-vscode-ide@platformio

    PlatformIO IDE pour VSCode : l'environnement de développement intégré de nouvelle génération pour l'IoT

    1 448+1Évolution des étoiles sur les 7 derniers jours
  • VeriGPU@hughperkins

    GPU open-source en Verilog, vaguement basé sur l'ISA RISC-V.

    1 367+2Évolution des étoiles sur les 7 derniers jours
  • wireguard-fpga@chili-chips-ba

    Implémentation matérielle haute performance du VPN Wireguard, utilisant un FPGA Artix7 économique avec une chaîne d'outils open source. Notre code est entièrement ouvert à l'audit, qu'il s'agisse du RTL, de l'embarqué, de la compilation ou du bitstream.

    1 356+1Évolution des étoiles sur les 7 derniers jours
  • vtr-verilog-to-routing@verilog-to-routing

    Verilog to Routing : flux CAO open source pour la recherche sur les FPGA

    1 261+3Évolution des étoiles sur les 7 derniers jours
  • siliconcompiler@siliconcompiler

    Système de construction matérielle modulaire

    1 205+1Évolution des étoiles sur les 7 derniers jours
  • Langages de description de matériel (HDL).

    1 170+1Évolution des étoiles sur les 7 derniers jours
  • metroboy@aappleby

    Un dépôt de simulateurs au niveau des portes logiques et d'outils pour la Game Boy originale.

    1 169+0Évolution des étoiles sur les 7 derniers jours
  • Fichiers source et documentation pour le projet de caméra industrielle USB C. Ce dépôt contient les cartes PCB, FPGA, caméra et USB, ainsi que le firmware FPGA et le firmware du contrôleur USB.

    1 152+5Évolution des étoiles sur les 7 derniers jours
  • slang@MikePopoloski

    Compilateur et services linguistiques pour SystemVerilog.

    1 126+2Évolution des étoiles sur les 7 derniers jours
← Retour aux sujets