rtl

Chisel : Un langage de conception matérielle moderne.

MyLayout est un framework d'interface utilisateur iOS puissant implémenté en Objective-C. Il intègre les fonctionnalités d'Android Layout, iOS AutoLayout, SizeClass, HTML CSS float, flexbox et bootstrap. Vous pouvez ainsi utiliser LinearLayout, RelativeLayout, FrameLayout, TableLayout, FlowLayout, FloatLayout, PathLayout, GridLayout et LayoutSizeClass pour construire votre application.

Simulateur SystemVerilog open-source et système de lint Verilator.

Générateur Rocket Chip

Application unifiée d'OpenROAD implémentant un flux RTL-to-GDS. Documentation sur https://openroad.readthedocs.io/en/latest/

Mise en page rapide de vues Swift sans auto layout. Pas de magie, code pur, contrôle total et rapidité fulgurante. Syntaxe concise, intuitive, lisible et chaînable. [iOS/macOS/tvOS/CALayer]

Un framework de conception SoC RISC-V agile incluant des cœurs in-order, out-of-order, des accélérateurs et plus encore.

SonicBOOM : La machine Berkeley Out-of-Order.

HDL basé sur Scala.

OpenLane est un flux automatisé RTL vers GDSII basé sur plusieurs composants, dont OpenROAD, Yosys, Magic, Netgen, ainsi que des scripts méthodologiques personnalisés pour l'exploration et l'optimisation de la conception.

Framework pour transformer les feuilles de style en cascade (CSS) de gauche à droite (LTR) en droite à gauche (RTL)

Modules IP AXI SystemVerilog synthétisables et infrastructure de vérification pour la communication sur puce haute performance.

Implémentation matérielle haute performance du VPN Wireguard, utilisant un FPGA Artix7 économique avec une chaîne d'outils open source. Notre code est entièrement ouvert à l'audit, qu'il s'agisse du RTL, de l'embarqué, de la compilation ou du bitstream.

Système de construction matérielle modulaire

Veryl : un langage de description matérielle moderne.

SCR1 est un cœur de microcontrôleur RISC-V open source de haute qualité écrit en Verilog.

Noyau VeeR EH1

Un cœur de périphérique USB 1.1 (full-speed) basé sur FPGA pour implémenter USB-série, USB-caméra, USB-audio, USB-HID, etc. Ne nécessite que 3 E/S FPGA standards sans puce supplémentaire.

Conception FPGA de bande de base WiFi IEEE 802.11 open-source : FPGA, matériel

Composant de sélection de localisation sur carte pour Android. Basé sur Google Maps. Une alternative au Google Place Picker.

Scripts d'OpenROAD implémentant un flux RTL-to-GDS. Documentation sur https://openroad-flow-scripts.readthedocs.io/en/latest/

Premier et unique moteur de texte pour Unity. Toutes les langues. Tous les emojis. Tous les styles. De qualité production, extensible, haute performance, basé sur les standards de l'industrie. Windows, macOS, Linux, Android, iOS, WebGL

⚡ Package RTL complet - Composants Bootstrap responsifs pour l'Iran 🇮🇷

Une liste sélectionnée de super projets et de ressources de dev/design pour répondre aux besoins informatiques en arabe.

Une bibliothèque pour configurer un séparateur dans un RecyclerView.