pulp-platform/axi

Modules IP AXI SystemVerilog synthétisables et infrastructure de vérification pour la communication sur puce haute performance.

↗ Ouvrir sur GitHub

Étoiles

1 677

Bifurcations

372

Langage

SystemVerilog

Licence

NOASSERTION

Dernier push

il y a 2 semaines

SystemVerilog fpga ip hardware asic rtl systemverilog axi4 axi axi4-lite network-on-chip

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.