fpga

John the Ripper jumbo - outil avancé de cassage de mots de passe hors ligne, prenant en charge des centaines de types de hash et de chiffrement, fonctionnant sur de nombreux systèmes d'exploitation, CPU, GPU et même certains FPGA.

Outil de conception et simulateur de logique numérique.

Moteur d'inférence d'apprentissage profond haute performance de PaddlePaddle pour mobile et edge.

Conception FPGA (puce) open-source pour bande de base WiFi IEEE 802.11 : pilote et logiciel.

Construisez votre matériel facilement !

Une implémentation CPU RISC-V 32 bits adaptée aux FPGA.

Le CORE-V CVA6 est un cœur RISC-V à 6 étages hautement configurable pour les applications embarquées et générales. Les configurations de classe application sont capables de démarrer Linux.

Cœur de processeur RISC-V open source implémenté en Verilog à partir de zéro en une nuit.

Carte réseau (NIC) open source basée sur FPGA et plateforme pour le calcul en réseau.

🖥️ Un petit CPU soft-core RISC-V 32 bits de classe MCU, personnalisable et extensible, ainsi qu'un SoC de type microcontrôleur écrit en VHDL indépendant de la plateforme.

Architecture de microprocesseur GPGPU

Couteau suisse pour l'électronique.

Apprentissage automatique sur FPGA utilisant HLS

Un langage de définition matériel moderne et une chaîne d'outils basés sur Python.

HDL basé sur Scala.

Modules Verilog et SystemVerilog indispensables

Bibliothèques et projets HDL

Éditeur visuel pour les cartes FPGA ouvertes.

Cœur RISC-V à ultra-basse consommation

SERV - Le CPU RISC-V série

Utilitaire universel pour la programmation FPGA

Modules IP AXI SystemVerilog synthétisables et infrastructure de vérification pour la communication sur puce haute performance.

Compilateur Haskell vers VHDL/Verilog/SystemVerilog

Tutoriels approfondis sur Vitis

Un petit cœur de processeur RISC léger.

Brevitas : quantification de réseaux de neurones sous PyTorch

Gestionnaire de paquets et outil d'abstraction de build pour le développement FPGA/ASIC

PlatformIO IDE pour VSCode : l'environnement de développement intégré de nouvelle génération pour l'IoT

Silice est un langage de description matérielle puissant et facile à apprendre, qui simplifie la conception d'algorithmes matériels avec parallélisme et pipelines.

Implémentation matérielle haute performance du VPN Wireguard, utilisant un FPGA Artix7 économique avec une chaîne d'outils open source. Notre code est entièrement ouvert à l'audit, qu'il s'agisse du RTL, de l'embarqué, de la compilation ou du bitstream.