darklife/darkriscv

Cœur de processeur RISC-V open source implémenté en Verilog à partir de zéro en une nuit.

↗ Ouvrir sur GitHub

Étoiles

2 602

Bifurcations

328

Langage

Verilog

Licence

BSD-3-Clause

Dernier push

il y a 1 semaine

Verilog risc-v riscv fpga core verilog

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.