vhdl

Outil de conception et simulateur de logique numérique.

Une implémentation CPU RISC-V 32 bits adaptée aux FPGA.

Simulateur VHDL 2008/93/87

cocotb : vérification de puce (RTL) basée sur Python.

🖥️ Un petit CPU soft-core RISC-V 32 bits de classe MCU, personnalisable et extensible, ainsi qu'un SoC de type microcontrôleur écrit en VHDL indépendant de la plateforme.

HDL basé sur Scala.

Compilateur Haskell vers VHDL/Verilog/SystemVerilog

Gestionnaire de paquets et outil d'abstraction de build pour le développement FPGA/ASIC

Système de construction matérielle modulaire

Langages de description de matériel (HDL).

Conception FPGA de bande de base WiFi IEEE 802.11 open-source : FPGA, matériel

Compilateur et simulateur VHDL

VUnit est un framework de tests unitaires pour VHDL/SystemVerilog.

Bibliothèque d'abstraction pour l'interfaçage avec des outils EDA

PypelineC : un langage de description matériel (HDL) intégrant le pipelining automatique comme construction linguistique ou fonctionnalité de compilation, similaire au HLS.

IDE VHDL et Verilog/SV : visualiseur de machines à états, linter, documentation, extraits de code et plus encore

Un petit softcore Open POWER ISA écrit en VHDL 2008

Implémentation portable de système sur puce RISC-V : RTL, débogueur et simulateurs

Une liste d'outils et de frameworks de vérification matérielle libres et open source

Un serveur de langage VHDL rapide et une bibliothèque d'analyse écrits en Rust