TerosTechnology/vscode-terosHDL

@TerosTechnology

IDE VHDL et Verilog/SV : visualiseur de machines à états, linter, documentation, extraits de code et plus encore

↗ Ouvrir sur GitHub

Étoiles

738

Bifurcations

71

Langage

VHDL

Licence

GPL-3.0

Dernier push

il y a 1 mois

VHDL fpga vhdl verilog systemverilog

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.