pConst/basic_verilog

Modules Verilog et SystemVerilog indispensables

↗ Ouvrir sur GitHub

Étoiles

2 017

Bifurcations

422

Langage

Verilog

Licence

—

Dernier push

il y a 6 mois

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.