chipsalliance/Cores-VeeR-EH1

Noyau VeeR EH1

↗ Ouvrir sur GitHub

Étoiles

966

Bifurcations

243

Langage

SystemVerilog

Licence

Apache-2.0

Dernier push

il y a 2 mois

SystemVerilog risc-v riscv fpga risc asic-design rtl processor riscv32 open-source-hardware verilator ahb-lite axi4 fusesoc veer western-digital

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.