ucb-bar/chipyard

Un framework de conception SoC RISC-V agile incluant des cœurs in-order, out-of-order, des accélérateurs et plus encore.

↗ Ouvrir sur GitHub

Étoiles

2 375

Bifurcations

910

Langage

Scala

Licence

BSD-3-Clause

Dernier push

il y a 3 semaines

Scala risc-v riscv rtl soc chisel rocket peripherals boom firesim rocket-chip accelerators chip-generator chipyard hwacha out-of-order superscalar

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.