ZipCPU/wb2axip

Ponts de bus et autres babioles

↗ Ouvrir sur GitHub

Étoiles

704

Bifurcations

129

Langage

Verilog

Licence

—

Dernier push

il y a 3 mois

Verilog gplv3 fpga xilinx axi-bus wishbone wishbone-bus xilinx-vivado

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.