chipsalliance/verible

Verible est une suite d'outils de développement SystemVerilog, comprenant un analyseur, un linter de style, un formateur et un serveur de langage.

↗ Ouvrir sur GitHub

Étoiles

1 927

Bifurcations

303

Langage

C++

Licence

NOASSERTION

Dernier push

il y a 1 semaine

C++lexer hacktoberfest parser productivity analysis lsp-server linter formatter language-server-protocol syntax-tree yacc systemverilog style-linter sv-lrm systemverilog-developer systemverilog-parser verible

Aucune intel associée pour le moment

Ce dépôt n'est encore apparu dans aucune des sources que le radar suit. Le collecteur suit un calendrier — revenez une fois qu'il couvre ce dépôt.