chipsalliance/verible

@chipsalliance

Verible SystemVerilog डेवलपर टूल्स का एक सूट है, जिसमें एक पार्सर, स्टाइल-लिइंटर, फ़ॉर्मेटर और लैंग्वेज सर्वर शामिल हैं

↗ GitHub पर खोलें

स्टार

1,927

फ़ोर्क

303

भाषा

C++

लाइसेंस

NOASSERTION

आख़िरी push

1 सप्ताह पहले

C++lexer hacktoberfest parser productivity analysis lsp-server linter formatter language-server-protocol syntax-tree yacc systemverilog style-linter sv-lrm systemverilog-developer systemverilog-parser verible

अभी कोई संबंधित intel नहीं

यह रिपॉजिटरी radar द्वारा ट्रैक किए जाने वाले किसी भी स्रोत में अभी तक नहीं आई है। कलेक्टर एक शेड्यूल पर चलता है — जब यह इस रिपॉजिटरी को कवर करे तब वापस देखें।

संबंधित intel (0)

अभी कोई संबंधित intel नहीं