pulp-platform

Modul IP sintetis AXI SystemVerilog dan infrastruktur verifikasi untuk komunikasi on-chip berkinerja tinggi

Sistem mikrokontroler open-source berbasis RISC-V

Komponen SystemVerilog umum

Mesin navigasi visual bertenaga deep learning untuk memungkinkan navigasi otonom pada quadrotor berukuran saku - berjalan di atas PULP

Ini adalah proyek tingkat atas untuk Platform PULP. Proyek ini menginstansiasi sistem sumber terbuka PULP dengan domain PULP SoC (mikrokontroler) yang dipercepat oleh klaster PULP dengan 8 core.

PULP Ara adalah Unit Vektor 64-bit, kompatibel dengan Ekstensi Vektor RISC-V Versi 1.0, bekerja sebagai koprosesor untuk inti CVA6 CORE-V