chipsalliance/verible

Verible adalah rangkaian alat pengembang SystemVerilog, termasuk parser, linter gaya, pemformat, dan language server

↗ Buka di GitHub

Bintang

1.927

Fork

303

Bahasa

C++

Lisensi

NOASSERTION

Push terakhir

7 hari yang lalu

C++lexer hacktoberfest parser productivity analysis lsp-server linter formatter language-server-protocol syntax-tree yacc systemverilog style-linter sv-lrm systemverilog-developer systemverilog-parser verible

Belum ada intel terkait

Repositori ini belum muncul di sumber mana pun yang dilacak radar. Kolektor berjalan sesuai jadwal — periksa kembali setelah mencakup repositori ini.