オーナー · chipsalliance

chipsalliance

chipsalliance の追跡中のオープンソースリポジトリを、スター数順に表示します。

6 件のリポジトリ

#1
chisel ↗@chipsallianceScala
Chisel: 現代的なハードウェア記述言語
★ 4,773+9直近 7 日のスター増減
#2
rocket-chip ↗@chipsallianceScala
Rocket Chip Generator
★ 3,855+3直近 7 日のスター増減
#3
verible ↗@chipsallianceC++
Verible は、パーサー、スタイルリンター、フォーマッター、言語サーバーを含む SystemVerilog 開発者ツールスイートです
★ 1,927+6直近 7 日のスター増減
#4
riscv-dv ↗@chipsalliancePython
RISC-Vプロセッサ検証用のランダム命令ジェネレータ
★ 1,351+1直近 7 日のスター増減
#5
Cores-VeeR-EH1 ↗@chipsallianceSystemVerilog
VeeR EH1コア
★ 966+1直近 7 日のスター増減
#6
chisel-template ↗@chipsallianceShell
新しい Chisel 開発を開始するためのテンプレートプロジェクト
★ 708+1直近 7 日のスター増減