chipsalliance/Cores-VeeR-EH1

VeeR EH1コア

↗ GitHub で開く

スター

966

フォーク

243

言語

SystemVerilog

ライセンス

Apache-2.0

最終プッシュ

2 か月前

SystemVerilog risc-v riscv fpga risc asic-design rtl processor riscv32 open-source-hardware verilator ahb-lite axi4 fusesoc veer western-digital

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。