rtl

Chisel: 現代的なハードウェア記述言語

MyLayoutは、Objective-Cで実装された強力なiOS UIフレームワークです。Android Layout、iOS AutoLayout、SizeClass、HTML CSS floatおよびflexbox、bootstrapの機能を統合しています。これにより、LinearLayout、RelativeLayout、FrameLayout、TableLayout、FlowLayout、FloatLayout、PathLayout、GridLayout、LayoutSizeClassを使用してアプリの自動レイアウト（UIView、UITableView、UICollectionView、RTL）を構築できます。

VerilatorオープンソースのSystemVerilogシミュレータおよびリンティングシステム

Rocket Chip Generator

RTL-to-GDS フローを実装する OpenROAD の統合アプリケーション。ドキュメント: https://openroad.readthedocs.io/en/latest/

Auto Layout を使用しない高速な Swift Views のレイアウト。魔法はなく、純粋なコードで完全に制御でき、圧倒的な高速性を実現。簡潔で直感的、読みやすくチェーン可能な構文。[iOS/macOS/tvOS/CALayer]

インオーダーコア、アウトオブオーダーコア、アクセラレータなどを備えたアジャイルなRISC-V SoC設計フレームワーク

SonicBOOM: The Berkeley Out-of-Order Machine

Scala ベースの HDL

OpenLaneは、OpenROAD、Yosys、Magic、Netgenなどのいくつかのコンポーネントと、デザインの探索および最適化のためのカスタムメソドロジースクリプトに基づく、自動化されたRTL to GDSIIフローです。

Cascading Style Sheets (CSS) を左から右 (LTR) から右から左 (RTL) へ変換するためのフレームワーク

高性能なオンチップ通信向けの AXI SystemVerilog 合成可能 IP モジュールおよび検証インフラストラクチャ

オープンソースのツールチェーンを使用し、低価格な Artix7 FPGA で実装された、フルスロットルかつワイヤースピードの Wireguard VPN ハードウェア実装。

モジュール式ハードウェア構築システム

Veryl: 近代的なハードウェア記述言語

Verilogで記述された高品質なオープンソースRISC-V MCUコア「SCR1」

VeeR EH1コア

FPGAベースのUSB 1.1（フルスピード）デバイスコア。USBシリアル、USBカメラ、USBオーディオ、USB HIDなどを実装。追加のチップを必要とせず、3つの汎用FPGA IOのみで動作します。

オープンソースの IEEE 802.11 WiFi ベースバンド FPGA (チップ) 設計：FPGA、ハードウェア

:earth_africa: Android 用マップ位置ピッカーコンポーネント。Google Maps ベース。Google Place Picker の代替となるもの。

RTL-to-GDS フローを実装する OpenROAD のスクリプト。ドキュメントは https://openroad-flow-scripts.readthedocs.io/en/latest/ を参照してください

Unity向け初かつ唯一のテキストエンジン。あらゆる言語、あらゆる絵文字、あらゆるスタイルに対応。本番環境グレード、拡張性、高性能、業界標準に準拠。Windows、macOS、Linux、Android、iOS、WebGLをサポート

⚡ フル RTL パッケージ - イラン向け Bootstrap レスポンシブコンポーネント 🇮🇷

アラビア語の計算処理をサポートする優れたプロジェクトや開発/デザインリソースのキュレーションリスト

RecyclerView の区切り線を設定するライブラリ