pulp-platform/axi

高性能なオンチップ通信向けの AXI SystemVerilog 合成可能 IP モジュールおよび検証インフラストラクチャ

↗ GitHub で開く

スター

1,677

フォーク

372

言語

SystemVerilog

ライセンス

NOASSERTION

最終プッシュ

2 週間前

SystemVerilog fpga ip hardware asic rtl systemverilog axi4 axi axi4-lite network-on-chip

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。