asic

SkyWater Technology Foundryの130nmノードで使用するためのオープンソース・プロセスデザインキット。

CORE-V CVA6 は、アプリケーションおよび組み込み用途向けの、高度に設定可能な 6 ステップの RISC-V コアです。アプリケーションクラスの設定では Linux の起動が可能です。

プラットフォーム非依存のVHDLで記述された、小型でカスタマイズ・拡張可能なMCUクラスの32ビットRISC-VソフトコアCPUおよびマイコン風SoC

OpenLaneは、OpenROAD、Yosys、Magic、Netgenなどのいくつかのコンポーネントと、デザインの探索および最適化のためのカスタムメソドロジースクリプトに基づく、自動化されたRTL to GDSIIフローです。

SERV - シリアルRISC-V CPU

高性能なオンチップ通信向けの AXI SystemVerilog 合成可能 IP モジュールおよび検証インフラストラクチャ

HaskellからVHDL/Verilog/SystemVerilogへのコンパイラ

Berkeley 製の Spatial Array Generator

モジュール式ハードウェア構築システム

RISC-V XV6/Linux SoC, marchID: 0x2b, 0x34

Digital Signature Service: 高度な電子署名の作成、拡張、検証

VUnit は VHDL/SystemVerilog 向けの単体テストフレームワークです

機械学習におけるモデルサイズの削減、またはASIC/FPGAアクセラレータを目的とした成果物のコレクション

The PULP Araは、CORE-VのCVA6コアのコプロセッサとして動作する、RISC-V Vector Extension Version 1.0互換の64ビットVector Unitです。

ASIC実装フローインフラストラクチャ、OpenLaneの後継