verilog

デジタルロジック設計ツールおよびシミュレーター

オープンソースのIEEE 802.11 WiFiベースバンドFPGA（チップ）設計：ドライバ、ソフトウェア

Chisel: 現代的なハードウェア記述言語

VerilatorオープンソースのSystemVerilogシミュレータおよびリンティングシステム

FPGA に適した 32 ビット RISC-V CPU の実装

RTL-to-GDS フローを実装する OpenROAD の統合アプリケーション。ドキュメント: https://openroad.readthedocs.io/en/latest/

Verilog でゼロから一晩で実装されたオープンソースの RISC-V CPU コア！

cocotb: Python ベースのチップ (RTL) 検証

プラットフォーム非依存のVHDLで記述された、小型でカスタマイズ・拡張可能なMCUクラスの32ビットRISC-VソフトコアCPUおよびマイコン風SoC

GPGPUマイクロプロセッサアーキテクチャ

Scala ベースの HDL

必須の verilog / systemverilog モジュール

HDLライブラリとプロジェクト

OpenLaneは、OpenROAD、Yosys、Magic、Netgenなどのいくつかのコンポーネントと、デザインの探索および最適化のためのカスタムメソドロジースクリプトに基づく、自動化されたRTL to GDSIIフローです。

:snowflake: オープン FPGA ボード向けのビジュアルエディタ

超低電力なRISC-Vコア

SERV - シリアルRISC-V CPU

XLS: 高速化されたハードウェア合成

HaskellからVHDL/Verilog/SystemVerilogへのコンパイラ

小さく軽量な RISC CPU ソフトコア

FPGA/ASIC開発向けのパッケージマネージャーおよびビルド抽象化ツール。

PlatformIO IDE for VSCode: IoT向けの次世代統合開発環境

RISC-V ISA を緩やかにベースにした、Verilog によるオープンソース GPU

オープンソースのツールチェーンを使用し、低価格な Artix7 FPGA で実装された、フルスロットルかつワイヤースピードの Wireguard VPN ハードウェア実装。

Verilog to Routing -- FPGA研究のためのオープンソースCADフロー

モジュール式ハードウェア構築システム

ハードウェア記述言語

オリジナルGame Boy向けのゲートレベルシミュレータおよびツールのリポジトリ

USB C 産業用カメラプロジェクトのソースおよびドキュメントファイル。このリポジトリには、PCB 基板、FPGA、カメラ、USB のほか、FPGA ファームウェアおよび USB コントローラーファームウェアのソースが含まれています。

SystemVerilog コンパイラおよび言語サービス