darklife/darkriscv

Verilog でゼロから一晩で実装されたオープンソースの RISC-V CPU コア！

↗ GitHub で開く

スター

2,602

フォーク

328

言語

Verilog

ライセンス

BSD-3-Clause

最終プッシュ

2 週間前

Verilog risc-v riscv fpga core verilog

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。