hughperkins/VeriGPU

RISC-V ISA を緩やかにベースにした、Verilog によるオープンソース GPU

↗ GitHub で開く

スター

1,367

フォーク

145

言語

SystemVerilog

ライセンス

MIT

最終プッシュ

2 年前

SystemVerilog machine-learning risc-v verification gpu asic-design verilog gpu-acceleration hardware-designs risc-v-assembly

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。