verilog-to-routing/vtr-verilog-to-routing

@verilog-to-routing

Verilog to Routing -- FPGA研究のためのオープンソースCADフロー

↗ GitHub で開く

スター

1,265

フォーク

445

言語

C++

ライセンス

NOASSERTION

最終プッシュ

11 時間前

C++routing synthesis cad fpga eda verilog placement vpr vtr

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。