SpinalHDL/VexRiscv

FPGA に適した 32 ビット RISC-V CPU の実装

↗ GitHub で開く

スター

3,239

フォーク

512

言語

Assembly

ライセンス

MIT

最終プッシュ

1 週間前

Assembly riscv cpu fpga vhdl verilog soc softcore spinalhdl

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。