syntacore/scr1

Verilogで記述された高品質なオープンソースRISC-V MCUコア「SCR1」

↗ GitHub で開く

スター

1,001

フォーク

349

言語

SystemVerilog

ライセンス

NOASSERTION

最終プッシュ

2 年前

SystemVerilog risc-v riscv ip core verilog rtl rv32e rv32emc rv32i rv32imc

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。