zachjs/sv2v

SystemVerilog から Verilog への変換

↗ GitHub で開く

スター

751

フォーク

66

言語

Haskell

ライセンス

BSD-3-Clause

最終プッシュ

3 週間前

Haskell conversion verilog systemverilog yosys

関連 Intel はまだありません

このリポジトリは radar が追跡するソースにまだ登場していません。コレクターはスケジュールで動いています——このリポジトリがカバーされたらまた見てください。