SystemVerilog

GPU가 작동하는 원리를 처음부터 배우기 위한 Verilog 기반의 최소형 GPU 디자인

Verilator 오픈 소스 SystemVerilog 시뮬레이터 및 린트 시스템

OpenTitan: 오픈소스 실리콘 루트 오브 트러스트(Root of Trust)

Ibex는 높은 수준의 검증을 거친 소형 32비트 RISC-V CPU 코어입니다 (이전 명칭: zero-riscy)

AWS EC2 FPGA 하드웨어 및 소프트웨어 개발 키트 공식 저장소

고성능 온칩 통신을 위한 AXI SystemVerilog 합성 가능 IP 모듈 및 검증 인프라

RISC-V ISA를 느슨하게 기반으로 한 Verilog 오픈소스 GPU

FPGA에서 HDMI를 통해 비디오/오디오 전송

CV32E40P는 PULP-Platform의 RI5CY를 기반으로 하는 4단계 인오더 RISC-V RV32IMFCXpulp CPU

RSD: RISC-V 비순차적(Out-of-Order) 슈퍼스칼라 프로세서

SCR1은 Verilog로 작성된 고품질 오픈소스 RISC-V MCU 코어입니다.

VeeR EH1 코어

System Verilog로 작성된 AXI, AXI 스트림, 이더넷, PCIe 컴포넌트

전 세계가 함께 만들고 사용하는 Linux 지원 RISC-V 멀티코어 프로젝트

공통 SystemVerilog 컴포넌트

FPGA에 생명을 불어넣는 오픈 소스 디자인 프로젝트

leftpad의 정확성을 24가지 다른 방식으로 증명합니다.

BaseJump STL: SystemVerilog를 위한 표준 템플릿 라이브러리

표준 RISC-V 형식 및 연산과 정밀도 변환 형식을 지원하는 파라메트릭 부동 소수점 장치

CORE-V Wally는 RISC-V System-on-Chip Design 교재와 연계된 구성 가능한 RISC-V 프로세서입니다. 5단계 파이프라인, A, B, C, D, F, M 및 Q 확장 지원, 선택적 캐시, BP, FPU, VM/MMU, AHB, RAM 및 주변 장치를 포함합니다.

PULP Platform의 최상위 프로젝트입니다. 8개의 코어를 가진 PULP 클러스터로 가속화되는 PULP SoC(마이크로컨트롤러) 도메인과 함께 PULP 오픈소스 시스템을 인스턴스화합니다.