Verilog

Um pequeno softcore Open POWER ISA escrito em VHDL 2008

Interface I2C em Verilog para implementação em FPGA

Scripts do OpenROAD implementando um fluxo RTL-to-GDS. Documentação em https://openroad-flow-scripts.readthedocs.io/en/latest/

Uma ferramenta de análise de tempo de alto desempenho para sistemas VLSI.

Pontes de barramento e outros componentes diversos

Transformer completo em um chip personalizado. microGPT em RTL, gerando nomes em uma FPGA Virtex-5 a ~56 mil tokens/segundo.

Motor OpenSTA

mor1kx - um núcleo IP de processador OpenRISC 1000

UART em Verilog

Placa de vídeo ISA retrô de código aberto

Uma implementação de Acelerador de Rede Neural Convolucional em FPGA, Xilinx (xczu7ev-ffvc1156-2-i). A inferência do YOLOv8 levou 60ms.

Quer um processador de ML mais rápido? Faça você mesmo! -- Um framework para testar opcodes personalizados para acelerar o TensorFlow Lite for Microcontrollers (TFLM). . . . . . Tutorial online: https://google.github.io/CFU-Playground/ Para documentação de referência, consulte o link abaixo.

A jornada de projeto de um ASIC (circuito integrado de aplicação específica) é longa e envolve várias etapas principais – desde o conceito até a especificação e o tape-out. Embora o produto final seja geralmente muito pequeno (medido em nanômetros), essa longa jornada é interessante e repleta de desafios de engenharia.

CPU RISC-V VRoom!

Os horários de laboratório para EECS168 na UC Riverside

Display volumétrico usando uma partícula aprisionada acusticamente.

Low cost microcontroller + FPGA board for makers , hobbyist and student for endless possibility.