pulp-platform

Módulos IP sintetizáveis AXI SystemVerilog e infraestrutura de verificação para comunicação on-chip de alto desempenho

Um sistema de microcontrolador de código aberto baseado em RISC-V

Componentes SystemVerilog comuns

Um motor de navegação visual alimentado por deep learning para permitir a navegação autônoma de quadricópteros de bolso - rodando em PULP

Este é o projeto de nível superior para a PULP Platform. Ele instancia um sistema de código aberto PULP com um domínio PULP SoC (microcontrolador) acelerado por um cluster PULP com 8 núcleos.

O PULP Ara é uma unidade vetorial de 64 bits, compatível com a RISC-V Vector Extension Versão 1.0, funcionando como coprocessador para o núcleo CVA6 do CORE-V