pulp-platform/axi

Módulos IP sintetizáveis AXI SystemVerilog e infraestrutura de verificação para comunicação on-chip de alto desempenho

↗ Abrir no GitHub

Estrelas

1.677

Bifurcações

372

Linguagem

SystemVerilog

Licença

NOASSERTION

Último push

há 1 semana

SystemVerilog fpga ip hardware asic rtl systemverilog axi4 axi axi4-lite network-on-chip

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.