Redcrafter/verilog2factorio

Este projeto compila Verilog (uma linguagem de descrição de hardware) em blueprints do Factorio.

↗ Abrir no GitHub

Estrelas

828

Bifurcações

24

Linguagem

TypeScript

Licença

GPL-3.0

Último push

há 2 anos

TypeScript compiler verilog factorio

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.