Pular para o conteúdo principal
buildradar
Sign in
Tópico · verilog

verilog

Repositórios de código aberto acompanhados marcados com verilog, ordenados por estrelas.

Repositórios
53
Total de estrelas
86.387
Média de estrelas
1.630
Participação
0,00%

Tópicos que aparecem com frequência ao lado de verilog no mesmo repositório.

Em ascensão recentemente

Repositórios criados nos últimos 90 dias e marcados com verilog.

Nenhum repositório novo marcado com este tópico nos últimos 90 dias.

  • logisim-evolution@logisim-evolution

    Ferramenta de design e simulador de lógica digital.

    7.517+29Variação de estrelas nos últimos 7 dias
  • openwifi@open-sdr

    Design de banda base FPGA (chip) WiFi IEEE 802.11 de código aberto: driver e software

    4.779+7Variação de estrelas nos últimos 7 dias
  • chisel@chipsalliance

    Chisel: Uma linguagem moderna de design de hardware

    4.773+10Variação de estrelas nos últimos 7 dias
  • verilator@verilator

    Simulador SystemVerilog de código aberto e sistema de lint Verilator

    3.891+15Variação de estrelas nos últimos 7 dias
  • VexRiscv@SpinalHDL

    Uma implementação de CPU RISC-V de 32 bits amigável para FPGA

    3.239+7Variação de estrelas nos últimos 7 dias
  • OpenROAD@The-OpenROAD-Project

    Aplicação unificada do OpenROAD que implementa um fluxo RTL-para-GDS. Documentação em https://openroad.readthedocs.io/en/latest/

    3.050+27Variação de estrelas nos últimos 7 dias
  • darkriscv@darklife

    Núcleo de CPU RISC-V de código aberto implementado em Verilog do zero em uma noite!

    2.602+1Variação de estrelas nos últimos 7 dias
  • cocotb@cocotb

    cocotb: Verificação de chips (RTL) baseada em Python.

    2.487+4Variação de estrelas nos últimos 7 dias
  • neorv32@stnolting

    🖥️ Uma CPU soft-core RISC-V de 32 bits de classe MCU, pequena, personalizável e extensível, com SoC semelhante a um microcontrolador, escrita em VHDL independente de plataforma.

    2.249+7Variação de estrelas nos últimos 7 dias
  • Arquitetura de microprocessador GPGPU

    2.220+2Variação de estrelas nos últimos 7 dias
  • SpinalHDL@SpinalHDL

    HDL baseado em Scala

    2.032+1Variação de estrelas nos últimos 7 dias
  • basic_verilog@pConst

    Módulos essenciais de verilog e systemverilog

    2.017+2Variação de estrelas nos últimos 7 dias
  • hdl@analogdevicesinc

    Bibliotecas e projetos HDL

    2.002+2Variação de estrelas nos últimos 7 dias
  • OpenLane@The-OpenROAD-Project

    OpenLane é um fluxo automatizado de RTL para GDSII baseado em vários componentes, incluindo OpenROAD, Yosys, Magic, Netgen e scripts de metodologia personalizados para exploração e otimização de design.

    1.927+12Variação de estrelas nos últimos 7 dias
  • icestudio@FPGAwars

    Editor visual para placas FPGA abertas

    1.924+1Variação de estrelas nos últimos 7 dias
  • e203_hbirdv2@riscv-mcu

    O núcleo RISC-V de ultra baixo consumo

    1.906+3Variação de estrelas nos últimos 7 dias
  • serv@olofk

    SERV - O CPU RISC-V serial.

    1.878+3Variação de estrelas nos últimos 7 dias
  • xls@google

    XLS: Síntese de hardware acelerada

    1.862+22Variação de estrelas nos últimos 7 dias
  • clash-compiler@clash-lang

    Compilador de Haskell para VHDL/Verilog/SystemVerilog

    1.609+3Variação de estrelas nos últimos 7 dias
  • zipcpu@ZipCPU

    Um soft core de CPU RISC pequeno e leve

    1.579+3Variação de estrelas nos últimos 7 dias
  • fusesoc@olofk

    Gerenciador de pacotes e ferramenta de abstração de compilação para desenvolvimento de FPGA/ASIC

    1.453+0Variação de estrelas nos últimos 7 dias
  • platformio-vscode-ide@platformio

    PlatformIO IDE para VSCode: a próxima geração de ambiente de desenvolvimento integrado para IoT.

    1.448+3Variação de estrelas nos últimos 7 dias
  • VeriGPU@hughperkins

    GPU de código aberto, em Verilog, vagamente baseada na ISA RISC-V.

    1.367+3Variação de estrelas nos últimos 7 dias
  • wireguard-fpga@chili-chips-ba

    Implementação de hardware de velocidade total para Wireguard VPN, usando FPGA Artix7 de baixo custo com toolchain de código aberto. Se você busca segurança e privacidade, nada é privado em nosso código-fonte. Nossa porta está aberta para escrutínio de backdoors, seja relacionado a RTL, embarcados, build, bitstream ou qualquer outro aspecto do design e pacote de entrega.

    1.356+1Variação de estrelas nos últimos 7 dias
  • vtr-verilog-to-routing@verilog-to-routing

    Verilog to Routing -- Fluxo CAD de código aberto para pesquisa em FPGA.

    1.261+3Variação de estrelas nos últimos 7 dias
  • siliconcompiler@siliconcompiler

    Sistema de construção de hardware modular.

    1.205+3Variação de estrelas nos últimos 7 dias
  • Linguagens de Descrição de Hardware.

    1.170+1Variação de estrelas nos últimos 7 dias
  • metroboy@aappleby

    Um repositório de simuladores de nível de porta e ferramentas para o Game Boy original.

    1.169-1Variação de estrelas nos últimos 7 dias
  • Arquivos de código-fonte e documentação para o projeto de câmera industrial USB C. Este repositório contém placas PCB, FPGA, câmera e USB, juntamente com o firmware da FPGA e do controlador USB.

    1.152+7Variação de estrelas nos últimos 7 dias
  • slang@MikePopoloski

    Compilador SystemVerilog e serviços de linguagem

    1.126+4Variação de estrelas nos últimos 7 dias
← Voltar para os tópicos