vhdl

Ferramenta de design e simulador de lógica digital.

Uma implementação de CPU RISC-V de 32 bits amigável para FPGA

Simulador VHDL 2008/93/87

cocotb: Verificação de chips (RTL) baseada em Python.

🖥️ Uma CPU soft-core RISC-V de 32 bits de classe MCU, pequena, personalizável e extensível, com SoC semelhante a um microcontrolador, escrita em VHDL independente de plataforma.

HDL baseado em Scala

Compilador de Haskell para VHDL/Verilog/SystemVerilog

Gerenciador de pacotes e ferramenta de abstração de compilação para desenvolvimento de FPGA/ASIC

Sistema de construção de hardware modular.

Linguagens de Descrição de Hardware.

Design de FPGA (chip) de banda base WiFi IEEE 802.11 open source: FPGA, hardware

Compilador e simulador VHDL

VUnit é um framework de teste unitário para VHDL/SystemVerilog.

Uma biblioteca de abstração para interface com ferramentas EDA

PypelineC: Uma linguagem de descrição de hardware (HDL) que adiciona pipelining automático semelhante a síntese de alto nível (HLS) como um recurso de construção de linguagem/compilador.

IDE para VHDL e Verilog/SV: visualizador de máquinas de estado, linter, documentação, snippets e mais!

Um pequeno softcore Open POWER ISA escrito em VHDL 2008

Implementação de System-on-Chip RISC-V portátil: RTL, depurador e simuladores

Uma lista de ferramentas e frameworks de verificação de hardware gratuitos e de código aberto

Um servidor de linguagem VHDL rápido e biblioteca de análise escritos em Rust