TerosTechnology/vscode-terosHDL

@TerosTechnology

IDE para VHDL e Verilog/SV: visualizador de máquinas de estado, linter, documentação, snippets e mais!

↗ Abrir no GitHub

Estrelas

738

Bifurcações

71

Linguagem

VHDL

Licença

GPL-3.0

Último push

há 1 mês

VHDL fpga vhdl verilog systemverilog

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.