SpinalHDL/VexRiscv

Uma implementação de CPU RISC-V de 32 bits amigável para FPGA

↗ Abrir no GitHub

Estrelas

3.239

Bifurcações

512

Linguagem

Assembly

Licença

MIT

Último push

há 1 semana

Assembly riscv cpu fpga vhdl verilog soc softcore spinalhdl

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.