riscv

Uma biblioteca simples e fácil de usar para se divertir programando videogames

ncnn é um framework de inferência de redes neurais de alto desempenho otimizado para plataformas móveis

Framework de emulador de CPU Unicorn (ARM, AArch64, M68K, Mips, Sparc, PowerPC, RiscV, S390x, TriCore, X86)

Framework de desmontagem Capstone para ARM, ARM64 (ARMv8), Alpha, BPF, Ethereum VM, HPPA, LoongArch, M68K, M680X, Mips, MOS65XX, PPC, RISC-V(rv32G/rv64G), SH, Sparc, SystemZ, TMS320C64X, TriCore, Webassembly, XCore e X86.

Tengine é um motor de inferência leve, de alto desempenho e modular para dispositivos embarcados.

Gerador Rocket Chip.

Um computador RISC-V totalmente compatível criado dentro do jogo Terraria.

Gerenciador de boot e bootloader moderno, seguro, portátil e multiprotocolo.

Uma implementação de CPU RISC-V de 32 bits amigável para FPGA

Um conjunto de ferramentas e biblioteca de depuração para alvos ARM e RISC-V embarcados em um host separado

Core Arduino para Raspberry Pi Pico, para todas as placas RP2040 e RP2350

Núcleo de CPU RISC-V de código aberto implementado em Verilog do zero em uma noite!

Um framework ágil de design de SoC RISC-V com núcleos in-order, out-of-order, aceleradores e muito mais

SonicBOOM: A máquina fora de ordem (Out-of-Order) de Berkeley.

O núcleo RISC-V de ultra baixo consumo

oreboot é um fork do coreboot, escrito em Rust e com a linguagem C removida.

MicroPython para K210 RISC-V, facilite o uso de Edge AI

Sistema operacional tipo Unix escrito em Rust inspirado no xv6-riscv.

RARS -- Montador e Simulador de Tempo de Execução RISC-V.

Um compilador C otimizador, auto-hospedado e educacional.

Biblioteca RISC-V Supervisor Binary Interface (RISC-V SBI) em Rust; roda em modo M ou HS; bom suporte para o ecossistema Rust embarcado. Para download de binários, veja a pasta prototyper.

A Máquina Virtual RISC-V

O CV32E40P é uma CPU RISC-V RV32IMFCXpulp de 4 estágios em ordem, baseada no RI5CY da PULP-Platform

SoC RISC-V XV6/Linux, marchID: 0x2b, 0x34

O sandbox RVA23 RISC-V mais rápido

Processador RV32IMACZb* de 3 estágios com depuração

Projetos de blocos Xilinx Vivado para SoC RISC-V em FPGA executando a distribuição Debian Linux

Um ambiente de desenvolvimento embarcado para mcs51/stm8/avr/cortex-m/riscv no VS Code.

O SCR1 é um núcleo de MCU RISC-V de código aberto de alta qualidade em Verilog

Núcleo VeeR EH1