ucb-bar/chipyard

Um framework ágil de design de SoC RISC-V com núcleos in-order, out-of-order, aceleradores e muito mais

↗ Abrir no GitHub

Estrelas

2.375

Bifurcações

910

Linguagem

Scala

Licença

BSD-3-Clause

Último push

há 3 semanas

Scala risc-v riscv rtl soc chisel rocket peripherals boom firesim rocket-chip accelerators chip-generator chipyard hwacha out-of-order superscalar

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.