syntacore/scr1

O SCR1 é um núcleo de MCU RISC-V de código aberto de alta qualidade em Verilog

↗ Abrir no GitHub

Estrelas

1.001

Bifurcações

349

Linguagem

SystemVerilog

Licença

NOASSERTION

Último push

há 2 anos

SystemVerilog risc-v riscv ip core verilog rtl rv32e rv32emc rv32i rv32imc

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.