chipsalliance/Cores-VeeR-EH1

Núcleo VeeR EH1

↗ Abrir no GitHub

Estrelas

966

Bifurcações

243

Linguagem

SystemVerilog

Licença

Apache-2.0

Último push

há 2 meses

SystemVerilog risc-v riscv fpga risc asic-design rtl processor riscv32 open-source-hardware verilator ahb-lite axi4 fusesoc veer western-digital

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.