eugene-tarassov/vivado-risc-v

@eugene-tarassov

Projetos de blocos Xilinx Vivado para SoC RISC-V em FPGA executando a distribuição Debian Linux

↗ Abrir no GitHub

Estrelas

1.094

Bifurcações

251

Linguagem

Tcl

Licença

NOASSERTION

Último push

há 2 meses

Tcl linux risc-v riscv fpga xilinx vivado boom arty-a7 genesys2 kc705 nexys-video rocketchip vc707

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.