verilog

SoC RISC-V XV6/Linux, marchID: 0x2b, 0x34

Veryl: Uma linguagem de descrição de hardware moderna

Ecossistema de código aberto para placas FPGA abertas.

O SCR1 é um núcleo de MCU RISC-V de código aberto de alta qualidade em Verilog

Um core de dispositivo USB 1.1 (full-speed) baseado em FPGA para implementar USB-serial, USB-camera, USB-audio, USB-hid, etc. Requer apenas 3 IOs comuns de FPGA em vez de chips adicionais.

Design de FPGA (chip) de banda base WiFi IEEE 802.11 open source: FPGA, hardware

Escrevendo uma CPU MIPS passo a passo

Compilador e simulador VHDL

Este projeto compila Verilog (uma linguagem de descrição de hardware) em blueprints do Factorio.

A Plataforma OpenPiton.

Uma biblioteca de abstração para interface com ferramentas EDA

Clone de silício open-source do Z80. O objetivo é se tornar um substituto open-source validado em silício e compatível com pinos para o Z80 clássico.

O Project F dá vida a FPGAs com designs open-source empolgantes nos quais você pode construir em cima.

Conversão de SystemVerilog para Verilog

IDE para VHDL e Verilog/SV: visualizador de máquinas de estado, linter, documentação, snippets e mais!

Scripts do OpenROAD implementando um fluxo RTL-to-GDS. Documentação em https://openroad-flow-scripts.readthedocs.io/en/latest/

Uma ferramenta de análise de tempo de alto desempenho para sistemas VLSI.

O último guia de PCILeech DMA CFW que você vai precisar. Patrocinado por DMAPolice.com

Uma lista de ferramentas e frameworks de verificação de hardware gratuitos e de código aberto

mor1kx - um núcleo IP de processador OpenRISC 1000

Servidor de linguagem SystemVerilog

A jornada de projeto de um ASIC (circuito integrado de aplicação específica) é longa e envolve várias etapas principais – desde o conceito até a especificação e o tape-out. Embora o produto final seja geralmente muito pequeno (medido em nanômetros), essa longa jornada é interessante e repleta de desafios de engenharia.

Low cost microcontroller + FPGA board for makers , hobbyist and student for endless possibility.