Pular para o conteúdo principal
buildradar
Sign in

abdelazeem201/ASIC-Design-Roadmap

@abdelazeem201

A jornada de projeto de um ASIC (circuito integrado de aplicação específica) é longa e envolve várias etapas principais – desde o conceito até a especificação e o tape-out. Embora o produto final seja geralmente muito pequeno (medido em nanômetros), essa longa jornada é interessante e repleta de desafios de engenharia.

Estrelas
560
Bifurcações
68
Linguagem
Verilog
Licença
MIT
Último push
há 1 ano
Verilogawesomeawesome-listfpgahardwareverilog

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.