zachjs/sv2v

Conversão de SystemVerilog para Verilog

↗ Abrir no GitHub

Estrelas

751

Bifurcações

66

Linguagem

Haskell

Licença

BSD-3-Clause

Último push

há 3 semanas

Haskell conversion verilog systemverilog yosys

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.