pConst/basic_verilog

Módulos essenciais de verilog e systemverilog

↗ Abrir no GitHub

Estrelas

2.017

Bifurcações

422

Linguagem

Verilog

Licença

—

Último push

há 6 meses

Verilog tcl delay fifo fpga encoder verilog hls pwm xilinx altera spi-master debounce uart spi-interface synchronizer uart-controller uart-protocol uart-receiver uart-tx uart-verilog

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.