verilog-to-routing/vtr-verilog-to-routing

@verilog-to-routing

Verilog to Routing -- Fluxo CAD de código aberto para pesquisa em FPGA.

↗ Abrir no GitHub

Estrelas

1.265

Bifurcações

445

Linguagem

C++

Licença

NOASSERTION

Último push

há 10 horas

C++routing synthesis cad fpga eda verilog placement vpr vtr

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.