chipsalliance/verible
@chipsallianceVerible é um conjunto de ferramentas de desenvolvedor SystemVerilog, incluindo um parser, linter de estilo, formatador e servidor de linguagem
Estrelas
1.927
Bifurcações
303
Linguagem
C++
Licença
NOASSERTION
Último push
há 6 dias
Intel relacionado (0)
Ainda não há intel relacionado
Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.