hdl-util/hdmi

Enviar áudio/vídeo via HDMI em uma FPGA

↗ Abrir no GitHub

Estrelas

1.290

Bifurcações

143

Linguagem

SystemVerilog

Licença

NOASSERTION

Último push

há 2 meses

SystemVerilog video audio fpga hdmi intel systemverilog xilinx vivado altera dvi hdlmake quartus

Ainda não há intel relacionado

Este repo ainda não apareceu em nenhuma das fontes que o radar rastreia. O coletor roda em um cronograma — volte quando ele cobrir este repo.